This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

Patent Number: EP0316616							
Publication date: 1989-05-24							
Inventor(s): PEXA GUNTHER							
Applicant(s): SIEMENS AG (DE)							
Requested Patent: EP0316616, A3, B1							
Application Number: EP19880117681 19881024							
Priority Number(s): DE19873739209 19871119							
IPC Classification: H03M1/14; H03M1/50; H03M1/54							
EC Classification: H03M1/00							
Equivalents: ES2069540T, NO885159							
Cited Documents: <u>US3778812</u> ; <u>US3281828</u> ; <u>FR2246118</u>							
Abstract	Documents: <u>US3778812</u> ; <u>US3281828</u> ; <u>FR2246118</u>						
Analog/digital converter having a sample and hold circuit SH which is connected to a first input 3 of a comparator C0, with a charging capacitor C2 which is connected via a series resistor RV to the second input 4 of the comparator C0, with a constant current source KG which can be directly connected to the second input 4 and a constant fine- current source KF which can be directly connected to the charging capacitor C2. The constant current sources are controlled from the output of the comparator via a counting device ZE. The discharge times measured by the counting device are converted into a digital signal DS which corresponds to the analog sample.							
Data supplied from the esp@cenet database - I2							

(i) Veröffentlichungsnummer:

0 316 616 A2

(12)

EUROPÄISCHE PATENTANMELDUNG

(21) Anmeldenummer: 88117681.2

(1) Int. Cl.4: H03M 1/54

2 Anmeldetag: 24.10.88

3 Priorität: 19.11.87 DE 3739209

(3) Veröffentlichungstag der Anmeldung: 24.05.89 Patentblatt 89/21

Benannte Vertragsstaaten:
AT BE CH DE ES FR GB IT LI NL


Anmelder: Siemens Aktiengesellschaft Berlin und München Wittelsbacherplatz 2 D-8000 München 2(DE)

© Erfinder: Pexa, Günther Brückenweg 2 a D-8031 Wörthsee(DE)

(4) Analog-Digital-Umsetzer.

(37) Analog-Digital-Umsetzer mit einer Abtast- und Halteschaltung SH, die an einem ersten Eingang 3 eines Komparators CO angeschaltet ist, mit einem Ladekondensator C2, der über einen Vorwiderstand RV an den zweiten Eingang 4 des Komparators CO angeschaltet ist, mit einer Konstantstromquelle KG, die direkt an den zweiten Eingang 4 einschaltbar ist und einer Konstantfeinstromquelle KF, die an den Ladekondensator C2 direkt anschaltbar ist. Die Konstantstromquellen werden über eine Zähleinrichtung ZE vom Ausgang des Komparators gesteuert. Die von der Zähleinrichtung gemessenen Entladezeiten werden in ein Digitalsignal DS umgesetzt, das dem analogen Abtastwert entspricht.

EP 0 316 616 A2



Analog-Digital-Umsetzer

Die Erfindung betrifft ein Analog-Digital-Umsetzer nach dem Oberbegriff des Patentanspruchs 1.

Für die Umsetzung von analogen Signalen in digitale Signale sind zahlreiche Verfahren bekannt. Eines dieser Verfahren besteht darin, den Speicherkondensator einer Abtast- und Halteschaltung mit einem konstanten Strom zu entladen und die Zeitdauer zu messen, die benötigt wird, um ein vorgegebenes Potential zu erreichen. Diese Zeitdauer ist ein direktes Maß für den abgetasteten Analogwert. Dies Verfahren führt zu genaueren Ergebnissen, wenn die Entladung des Speicherkondensators zunächst mit einem größeren Konstantstrom bis zu einem ersten Schwellwert und anschließend mit einem konstanten Feinstrom bis zu einem zweiten Schwellwert erfolgt. Bei dieser Schaltungsanordnung müssen die Schwellen eines Komparators umgeschaltet werden. Der Speicherkondensator muß relativ groß sein, um noch mit Konstantströmen einer geeigneten Größenordnung arbeiten zu können. Dies führt jedoch zu Unlinearitäten beim Abtasten des Analogsignals.

Aufgabe der Erfindung ist es, einen nach dem Zählprinzip arbeitenden Analog-Digital-Umsetzer mit hoher Linearität anzugeben.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Vorteilhafte Ausbildungen sind in den Unteransprüchen angegeben.

Vorteilhaft bei dieser Schaltungsanordnung ist es, daß der Speicherkondensator der Abtast- und Halteschaltung eine wesentlich geringere Kapazität aufweisen muß, da er nicht mehr durch Konstantstromquellen zur Feststellung der Größe des Abtastwertes entladen werden muß. Diese Aufgabe wird durch den Ladekondensator übernommen. Auch müssen an den Komparator keine unterschiedlichen Vergleichsspannungen mehr angelegt werden, da diese durch die unterschiedlichen Stromwege der Konstantströme automatisch erzeugt werden.

Vorteilhaft ist auch, daß als Konstantstromquellen Differenzverstärker verwendet werden, da diese Temperatur stabil dimensioniert werden können um gleichzeitig die Funktion eines Schalters übernehmen.

Ein Ausführungsbeispiel der Erfindung wird anhand von Figuren näher beschrieben.

Es zeigen

Fig. 1 einen bekannten Analog-Digital-Umsetzer,

Fig. 2 einen erfindungsgemäßen Analog-Digital-Umsetzer und Fig. 3 ein Ausführungsbeispiel für die Konstantstromquellen.

Ein bekannter Analog-Digital-Umsetzer nach Fig. 1 enthält eine Abtast- und Halteschaltung, die aus einem ersten Schalter S1 und einem Speicherkondensator C1 besteht. Der Ausgang 2 der Abtast- und Halteschaltung ist mit einem ersten Eingang 3 eines Komparators C0 verbunden. Eine Konstantstromquelle KG ist an ein Versorgungspotential -U angeschaltet und kann über einen zweiten Schalter S2 mit dem Speicherkondensator C1 verbunden werden. Eine Konstantfeinstromquelle KF ist in derselben Weise über einen dritten Schalter S3 anschaltbar. An einem zweiten Eingang 4 des Komparators C0 ist ein Spannungsteiler R1, R2 angeschaltet, der zwischen Masse und der Versorgungsspannung -U liegt. Über einen vierten Schalter S4 kann ein dritter Widerstand R3 zum zweiten Widerstand R2 des Spannungsteilers parallel geschaltet werden. Über eine an den Ausgang 5 des Komparators C0 angeschaltete Zähleinrichtung ZE werden die Schalter S2 bis S4 betätigt.

Dem Eingang 1 der Abtast- und Halteschaltung wird ein Analogsignal AS zugeführt. Durch kurzzeitiges Schließen des ersten Schalters S1 wird ein Abtastwert in dem Speicherkondensator C1 gespeichert. Anschließend wird über den zweiten Schalter S2 der Speicherkondensator mit einem Konstantstrom IG über die Konstantstromquelle KG entladen, bis der Komparatorausgang 5 ein Steuersignal SS abgibt, das einen Zähler der Zähleinrichtung ZE stoppt. Die Zeitdauer für das Entladen des Speicherkondensators wird im allgemeinen gemessen, indem einem Digitalzähler ein Arbeitstakt mit konstanter Frequenz zugeführt wird. Das Steuersignal SS des Komparators bewirkt außerdem ein Öffnen des zweiten Schalters S2 und ein Schließen des vierten Schalters S4 und des dritten Schalters S3. Am zweiten Eingang 4 des Komparators C0 liegt dann eine (hier negativere) Vergleichsspannung Uv an und der Speicherkondensator C1 wird anschließend mit einem geringen Konstantfeinstrom I_F der Konstantfeinstromquelle KF entladen und die Endladezeit wieder gemessen, bis der Komparator C0 an seinem Ausgang 5 erneut ein Steuersignal SS abgibt, das den zweiten Zählvorgang - beispielsweise mit einem zweiten Zähler ausgeführt - stoppt. An den Ausgängen 6 der Zähleinrichtung wird ein binär codiertes Datensignal DS abgegeben, das aus beiden Zählvorgängen ermittelt wurde. Die notwendige Steuerlogik ist beispielsweise der Zähleinrichtung zugeordnet. Für die Erzeugung der Vergleichsspannungen Uv sind natürlich die unterschiedlichsten Varianten denkbar.

Ebenso können natürlich auch die Konstantstromquellen umgeschaltet werden oder die Schalter S2 und S3 durch einen Umschalter ersetzt werden.

in Fig. 2 ist ein Ausführungsbeispiel des erfindungsgemäßen Analog-Digital-Umsetzers dargestellt. Die Abtast- und Halteschaltung SH ist direkt mit dem ersten Eingang 3 des Komparators C0 verbunden. An dem zweiten Eingang 4 des Komparators ist über einen Vorwiderstand RV ein Ladekondensator C2 angeschaltet, dessen zweiter Anschluß an Masse liegt. Parallel zum Ladekondensator liegt ein zweiter Schalter S2. Ein dritter Schalter S3 -strichliert eingezeichnet - kann parallel zum Speicherkondensator C1 geschaltet werden. Die Konstantstromquelle KG ist über einen vierten Schalter S4 direkt an den zweiten Eingang 4 des Komparators C0 anschaltbar. Die Konstantfeinstromquelle KF kann dagegen über einen fünften Schalter S5 direkt an den Ladekondensator C2 angeschaltet werden. Beide Konstantstromquellen sind wieder mit dem Versorgungspotential -U verbunden. Der vierte und der fünfte Schalter werden wiederum von der Zähleinrichtung ZE betätigt, bzw. von einer ihr zugeordneten Steuerlogik. Als Schalter können bipolare Transistoren oder Feldeffekttransistoren verwendet werden.

Durch das Schließen des ersten Schalters S1 wird - wie in der bekannten Ausführungsform nach Fig. 1 - ein Abtastwert im Speicherkondensator C1 gespeichert. Gleichzeitig jedoch ist der Ladekondensator C2 durch kurzzeitiges Schließen des zweiten Schalters S2 entladen worden. Anschlie-Bend wird der Ladekondensator C2 durch Schlie-Ben des vierten Schalters S4 zunächst mit dem Konstantstrom I_G entladen. Hierdurch wird ein Spannungsabfall am Vorwiderstand RV erzeugt, durch den das Potential am zweiten Eingang 4 des Komparators noch negativer wird. Bei Spannungsgleichheit an den Komparatoreingängen (bzw. wenn die Spannung am zweiten Eingang 4 sogar minimal negativer als die am ersten Eingang 3 geworden ist) gibt der Komparator am Ausgang 5 das Steuersignal SS ab, das wieder einen Zählvorgang zur Messung der Entladedauer stoppt, den vierten Schalter S4 öffnet und dafür über den fünften Schalter S5 der Konstantfeinstromquelle KF direkt an den Ladekondensator C2 anschaltet. Durch das Öffnen des vierten Schalters S4 wird das Potential am zweiten Komparatoreingang 4 wieder positiver und der Ladekondensator wird jetzt mit dem Konstantfeinstrom IF weiter entladen, bis erneut Spannungsgleichheit an den Komparatoreingängen herrscht und ein zweites Steuersignal SS am Komparatorausgang einen zweiten Zähl vorgang zur Messung der Entladedauer über die Konstantfeinstromquelle beendet, wodurch auch die Analog-Digital-Umsetzung endgültig erfolgt ist.

Die Kapazität des Speicherkondensators C1

kann wesentlich kleiner als die des Ladekondensators C2 sein. Das Kapazitätsverhältnis sollte kleiner als 1:10 sein; es kann aber auch 1:100 betragen oder sogar noch darunter liegen. Die Dimensionierung ist abhängig von der Abtastfrequenz und vom Innenwiderstand der Spannungsquelle des Analogsignals. Bei einem Dimensionierungsbeispiel beträgt die Kapazität des Speicherkondensators 100 pF und die Kapazität des Ladekondensators 10 nF. Durch die geringe Kapazität der Abtast- und Halteschaltung wird eine hohe Linearität erreicht. Durch den Schalter S3 wird dafür gesorgt, daß der Speicherkondensator C1 stets vom selben Potential ausgehend aufgeladen wird. Im allgemeinen kann er entfallen.

In Fig. 3 ist ein Prinzipschaltbild für die Konstantstromquellen dargestellt. Jede Konstantstromquelle besteht aus einem Differenzverstärker DV1 bzw. DV2. Jeweils ein Eingang 11 (Basisanschluß) eines Differenzverstärkers ist mit dem des anderen zusammengeschaltet und liegt an einem konstanten Potential UK an. Die anderen Verstärkereingänge 7 bzw. 8 sind herausgeführt und werden von den entsprechenden Ausgängen der Zähleinrichtung angesteuert. Durch den gemeinsamen Emitterwiderstand RK1 der Transistoren des ersten Differenzverstärkers DV1 und die konstante Spannung UK ist der Konstantstrom IG am Ausgang 9 festgelegt. Der gemeinsame Emitterwiderstand RK2 des zweiten Differenzverstärkers DV2 ist beispielsweise um den Faktor 128 größer als der Emitterwiderstand RK1. Hierdurch ergibt sich ein entsprechend geringerer Konstantfeinstrom I_F am Ausgang 10 des zweiten Differenzverstärkers DV2. Die Bezeichnungen der Schaltungspunkte entspricht denen der Fig. 2. Natürlich sind auch hier zahlreiche Varianten für die Schaltungsanordnung und eine Temperaturenkompensation möglich.

Ansprüche

1. Analog-Digital-Umsetzer mit einer aus einem ersten Schalter (S1) und einem Speicherkondensator (C1) bestehenden Abtast- und Halteschaltung (SH), deren Ausgang (2) an einen ersten Eingang (3) eines Komparators (C0) angeschaltet ist, mit einer Konstantstromquelle (KG) und einer Konstantfeinstromquelle (KF) sowie mit einer Zähleinrichtung (ZE), die von am Komparatorausgang abgegebenen Steuersignalen (SS) gesteuert werden,

dadurch gekennzeichnet,

daß ein Ladekondensator (C2) über einen Vorwiderstand (RV) an einen zweiten Eingang (4) des Komparators (C0) angeschaltet ist,

daß die Konstantstromquelle (KG) ebenfalls an den zweiten Eingang (4) des Komparators (C0) anschaltbar ist,

daß die Konstantfeinstromquelle (KF) direkt an der							
Ladekondensator (C2) anschaltbar ist							
und daß ein zweiter Schalter (S2) parallel zum							
Ladekondensator (C2) geschaltet ist.							
2. Analog-Digital-Umsetzer nach Anspruch 1,							

dadurch gekennzeichnet, daß ein dritter Schalter (S3) zu dem Speicherkondensator (C1) parallelgeschaltet ist.

3. Analog-Digital-Umsetzer nach Anspruch 1 oder 2,

dadurch gekennzeichnet,

daß als Konstantstromquelle (KG) und als Konstantfeinstromquelle (KF) Differenzverstärker (DV1, DV2) vorgesehen sind.

4. Analog-Digital-Umsetzer nach einem der vorhergehenden Ansprüche,

dadurch gekennzeichnet,

daß das Verhältnis der Kapazität des Speicherkondensators C1 zur Kapazität des Ladekondensators kleiner als 1:10 ist.

10

15

20

25

30

35


40

45

50

55

4



٠





(1) Veröffentlichungsnummer: 0 316 616 A3

(2)

EUROPÄISCHE PATENTANMELDUNG

(2) Anmeldenummer: 88117681.2

(1) Int. Cl.5: H03M 1/50, H03M 1/14

2 Anmeldetag: 24.10.88

Priorität: 19.11.87 DE 3739209

Veröffentlichungstag der Anmeldung: 24.05.89 Patentblatt 89/21

 Benannte Vertragsstaaten: AT BE CH DE ES FR GB IT LI NL


® Veröffentlichungstag des später veröffentlichten Recherchenberichts: 03.06.92 Patentblatt 92/23 (7) Anmelder: SIEMENS AKTIENGESELLSCHAFT Wittelsbacherplatz 2 W-8000 München 2(DE)

Erfinder: Pexa, Günther Brückenweg 2 a W-8031 Wörthsee(DE)

Analog-Digital-Umsetzer.

(57) Analog-Digital-Umsetzer mit einer Abtast- und Halteschaltung SH, die an einem ersten Eingang 3 eines Komparators C0 angeschaltet ist, mit einem Ladekondensator C2, der über einen Vorwiderstand RV an den zweiten Eingang 4 des Komparators C0 angeschaltet ist, mit einer Konstantstromquelle KG, die direkt an den zweiten Eingang 4 einschaltbar ist

und einer Konstantfeinstromquelle KF, die an den Ladekondensator C2 direkt anschaltbar ist. Die Konstantstromquellen werden über eine Zähleinrichtung ZE vom Ausgang des Komparators gesteuert. Die von der Zähleinrichtung gemessenen Entladezeiten werden in ein Digitalsignal DS umgesetzt, das dem analogen Abtastwert entspricht.



THIS PAGE BLANK (USPTU,



EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung

EP 88 11 7681

	EINSCHLÄGI			
ategorie	Kennzeichnung des Dokum der maßgebl	ents mit Angabe, soweit erforderlich, ichen Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int. Cl.4)
^	US-A-3 778 812 (BAYATI * Spalte 3, Zeile 1 - Abbildungen 1,2 *		1	HO3M1/50 HO3M1/14
^	US-A-3 281 828 (KANEKO * Spalte 2, Zeile 24 - Abbildungen 1,2,4 *		1	
	FR-A-2 246 118 (OUTRAM * Seite 5, Zeile 19 - Abbildungen 1,2 *		1	,
	-			
				RECHERCHIERTE SACHGEBIETE (Int. Cl.4)
				НОЗМ
Der vor	tiegende Recherchenbericht wur	de für alle Patentansprüche erstellt		
Recherchment Absolut		Abschlaftdetun der Rocherche OG APRIL 1992	GUIVO	Prefer DL Y,
X : von i Y : von i ande A : techi	ATEGORIE DER GENANNTEN I besonderer Bedeutung allein betrach besonderer Bedeutung in Verbindung en Verbifentlichung derselben Kate ologischer Hintergrund schriftliche Offenbarung	E: älteres Patentido tet nach dem Anme z mit einer D: in dez Anmeldu	kument, das jedoci Idedatum veröffent ng angeführtes Dol	licht worden ist kument

EPO PORM 15cs ca.82 (Poscs)

THIS PAGE BLANK (USPIC

THIS PAGE BLAINN IV.